快科技9月4日音讯，今天，华为半导体业务部总裁何庭波有关“韬规律”的论文再次迎来更新。

  此次论文要点回应了LogicFolding（逻辑折叠）十分重视的功耗与发热问题，并初次发表麒麟2026更多实测数据。

  论文指出，传统观念以为，将更多有源晶体管进行笔直堆叠，会促进提高单位面积功率密度和发热，但麒麟2026的实测成果恰恰相反。

  麒麟2026在晶体管密度提高55%的一起，在等功能条件下，NPU功耗下降66%、GPU下降58%、CPU功能核下降41%。

  论文称，这一提高起伏，相当于此前依托传统几许微缩接连三年获得的晶体管密度增幅。

  在与麒麟9030 Pro坚持相同功能的情况下，麒麟2026 NPU保持29 TOPS算力时，运转频率可下降63%，电压由0.85V降至0.55V，终究功耗下降66%，功率密度下降73%。

  CPU功能核则在HNX人山人海中，以低9%的频率和低200mV的电压到达与前代相同功能，功耗下降41%。

  假如转而寻求极限功能，LogicFolding相同能开释更高的功能上限。

  论文人山人海显现，在Turbo形式下，麒麟2026 NPU最高到达70 TOPS，比较前代提高141%；GPU帧率最高提高42%；CPU在HNX人山人海中的功能最高提高18%。

  何庭波在论文中给出的中心解说是，现代芯片的很多能耗并非来自晶体管自身的核算，而是来自数据和信号在芯片内部的移动。

  LogicFolding将原本在平面上延伸的长距离走线，折叠为上基层之间的短距离笔直衔接，然后显着缩短信号传输途径，下降互连电容和能耗。

  实测显现，折叠后的典型中心布线%，部分要害途径最高缩短70%；其间一个处理模块的时钟布线%，时钟缓冲器数量则从43600个降至19000个。

  工艺方面，麒麟2026选用1.5m混合键合距离，拥有约5000万个笔直互连，其间10%-15%用于信号传输。

  论文进一步泄漏，麒麟2027实测硅片现已将混合键合距离缩小至1m，笔直互连数量逾越1亿个；未来三年还方案进一步缩小至720nm，并完结超越2亿个笔直互连。

  不过，论文也着重，LogicFolding并不代表堆叠芯片天然就愈加省电。

  麒麟2026之所以能够在必定程度上完结大幅功耗下降，是因为华为一箭双雕将LogicFolding带来的功能和时延余量用于下降电压和功耗；假如转而全力寻求功能，其功率密度相同或许超越上一代。

  现在，麒麟2026对LogicFolding的使用也相对保存，主要是针对收益显着的要害途径进行一箭双雕性折叠，一起合作热感知布局，防止高发热模块在不同层直接叠加。

  论文还泄漏，麒麟2026 CPU功能核频率已到达3.1GHz，未来3-5年LogicFolding仍有较大提高空间，并有望推进麒麟CPU中心频率迈向5GHz乃至更高。

  比较此前对“韬规律”原理和道路的论述，这次更新最大的亮点，是麒麟2026真实拿出了NPU、GPU、CPU三大中心模块的实测数据。

  尤其是晶体管密度提高55%的一起，GPU等功能功耗下降58%、NPU下降66%，直接回应了3D逻辑折叠最受重视的功耗与散热问题。